微機原理與系統設計筆記6 | 存儲器系統設計

本部分介紹存儲器及其擴展方法，基本的存儲器晶元功能，8088系統的存儲器擴展設計、8086系統的存儲器擴展設計以及解碼電路的手寫畫圖。 ...

打算整理彙編語言與介面微機這方面的學習記錄。本部分介紹存儲器及其擴展方法。
參考資料
- 西電《微機原理與系統設計》周佳社
- 西交《微機原理與介面技術》
- 課本《彙編語言與介面技術》王讓定
- 小甲魚《彙編語言》

1. 存儲器的分類

外存：磁碟、U盤、光碟等，外存嚴格來說屬於IO設備。

順序存儲器和隨機存儲器：讀寫數據的方式不同。
記憶體：本文主要講記憶體。
- 只讀存儲器：存放系統管理程式，比如電腦主板ROM里的BIOS程式。
  - ROM：一次性寫，只讀。
  - PROM：一次性可編程、只讀；
    
    每個新的晶元為空片：如果以位元組為單位，則為FFH。
  - EPROM：常用，紫外線可擦除ROM，藉助專用寫入器可以將程式寫入（寫入的時候要先擦乾凈）。
    
    目前常用型號：2716（2K乘8位元組==2KB），2732，2764，27128。
    
    後兩者目前常用。
  - E²PROM：電可擦除ROM。可以反覆寫入，先擦除乾凈後寫，且掉電後信息不丟失
    
    常用是28系列。
- 隨機讀寫存儲器RAM：能讀能寫，但是掉電後信息丟失。
  - SRAM：靜態，像寄存器/鎖存器。
    
    常用型號6264（8k×8bit==8KB）、62128、62256、2114（1K乘半位元組，需要用兩個2114併成一個位元組--位擴展）
  - DRAM：動態，像電容，存1相當於給電容充電，所以需要反覆給DRAM上電刷新（讀出來再寫入，刷新周期要滿足一定條件，太長就不能讓系統辨認原有數據了）。
    
    應用DRAM需要設計地址刷新電路，而這個刷新電路很複雜，所以自己設計系統一般使用SRAM。
    
    DRAM集成度更高（雖然較於SRAM速度慢一點點），而電腦使用的都是DRAM。
    
    本章主要是記憶體中ROM和SRAM的設計。
從結構角度的分類/微機系統中存儲器的層次結構：

2. 存儲器主要技術指標

容量

如果要設計32KB，62256（32K乘8bit==32KB）需要1片，2114需要64片

這裡儘量選擇接近的晶元來做，比如2114的話占用面積大且對電源要求高。
速度
- 存取時間：啟動一次存儲器操作到完成此次操作的時間
- 存儲周期：兩次獨立的存儲器單元操作的最小時間間隔
  
  可以從半導體公司手冊查到。
- 要求：（針對8086讀寫周期需要4個clk周期這一點）
  
  下麵的公式應該不會考，瞭解吧：
  - 存儲器晶元的最小讀出時間：\(t_{cyc}(R)<4T-t_{da}-t_D-T\)
    - T：8086時鐘周期
    - tda：8086的地址匯流排延時時間
    - tD：各種因素引起的匯流排附加延時。匯流排長度、附加邏輯電路、匯流排驅動器等之和、
    減去一個T是因為工程上的要求。
  - 存儲器晶元的最小寫入時間：\(t_{cyc}(W)<4T-t_{da}-t_D-T\)
存儲帶寬：單位時間傳輸數據容量的大小。

帶寬（B，MB/s）==存儲器時鐘頻率（F，MHZ）*存儲器數據匯流排位數（D）/8

\(B=F\times D/8\)
非易失性：是選擇ROM還是RAM。
可靠性：平均故障時間間隔。
功耗、成本等

3. 幾種常用存儲器晶元介紹

3.1 SRAM 6264

8K×8bit，有13根地址線（編碼8k），數據引腳8根（引腳8bit），此外還需要片選信號。

6264有兩個片選信號CS1fei和CS2：

CS2高電平，CS1fei低電平則為選中。根據13根地址線選中的單元進行寫或讀操作
未選中則8根數據線呈現高阻態，與系統匯流排隔離。
也可以將CS1常接+5V來改造為單片選。

還有一個輸出允許腳OEfei，片選有效且輸出允許有效時，可以輸出數據。一個寫允許腳WEfei，與片選結合可以寫入數據。

註意不能同時寫或讀。OE和WE只能一個有效。

與8088CPU的地址匯流排結合起來來看，則8086的低13位地址線A12_{A0直接定址6264內部，這叫片內定址；而高位地址線A19}A13，片外定址，也就是決定是1MB的哪一個8KB，引出解碼作為控制信號，作為片選信號。這一點比較好理解。

註意這裡8088沒有奇偶地址的概念，比較簡單。

8086CPU的地址匯流排。則A1_{A13來片內定址，A0決定是奇還是偶地址，高位A14}A19片外定址。

如果A0=0，則取出A13~A0的16KB位元組的8K偶位元組，與系統數據匯流排的低8位相連。
A0=1，則取出A13~A0的16KB位元組的8K奇位元組，與系統數據匯流排的高8位相連。

而如果用6264給8088微機系統設計32KB的SRAM：

需要4片
地址線對聯8088地址線，數據線也對聯。
使CS2常有效
OEfei，讀允許。在最大方式下，與MEMRfei相連；最小方式下，與RDfei相連。
WEfei，寫允許。最大方式下，與MEMWfei相連。最小方式下，與WRfei相連。
CS1fei片選信號。地址線的高位（接入解碼電路產生控制信號，再接過來片選。

上述思路是位元組擴展，P198 6.4.2

註意解碼電路不僅是地址，還有控制信號。比如8088最小方式中有IO/Mfei，表示對存儲器操作。

這裡實際只需要兩位A13和A14來選擇晶元塊，同時也可以再加上其他不變的高位地址線，參與解碼

3.2 SRAM：Intel 2114

1K×4bit。有10根地址線，4位數據線。

CSfei，低電平選中
WEfei，管理讀寫，低電平寫入存儲器，高電平輸出。

使用2114給8088系統擴充4KB存儲系統：

需要8片
先兩兩相並位擴展，再串聯位元組擴展。

3.4 EPROM 2764

8K×8，所以13根地址線，8根數據線

CEfei：片選信號
OEfei：片選有效且低電平，讀出數據（也就是只讀狀態）
VCC：工作電壓
VPP：編程電壓輸入，需要查公司型號手冊
PGMfei：低電平（負脈衝），編程允許引腳

要對2764先擦除後寫入數據：

擦除。
OEfei無效，CEfei有效。
不是直接接到地址線和數據線，兩邊各需要一個鎖存。將地址和數據都鎖存起來
當上層命令來到，VPP電壓加上，PGM加負脈衝，在這個負脈衝期間，鎖存也解除，向選中地址寫入相應數據
CE OE有效，將寫入的數據讀出（無鎖存器的通道），比較是否符合預期，如果符合，則寫入完成。

如果不相等，可重新操作，如果多次操作不行，可能地址單元損壞。

hhh，學了這個可以做編程器了...

2764的正常工作/只讀模式：

只需要考慮地址（奇偶等等）、數據（單向輸出）、CE片選信號、OE連接MEMRfei，不考慮VPP和PGM（接+5V即可）

4. 存儲器擴展設計

4.1 存儲器地址解碼方法

全地址解碼方法：全部地址線來解碼，浪費硬體設計資源（因為地址線都要引過來），但是可以唯一確定一個存儲單元的地址。
部分地址解碼方法：解碼電路簡單，但會發生地址空間重疊。

例題見書P200 6.1

4.2 8088系統存儲器擴展

P205 例6.5

第一題，簡單，16KB為2的14次方，16進位是4000H，地址範圍就是80000H~83FFFH
第二題：
1. 進行地址分析：
  - 需要兩片6264
  - 低13位片內選址，A13選擇兩片之一
  - A19~A14六根線，在此題不變，且為10_0000
  - 這樣就保證了連續地址。
2. 邏輯電路（不用型號）：
  - 需要加入控制信號，表明是對存儲器操作。
  整體設計如下圖所示：
如果使用74LS138來做解碼器（這個我沒有學，跟上圖原理相同，只不過封裝了一些東西）
第三題：用到一點點彙編知識。這裡55H和AAH數據圖案檢測，給要檢測的RAM存儲區每個地址單元分別寫入55H(0101_0101)和AAH(1010_1010)，並讀出比較是否符合預期，如果符合，則讀寫正常。如果不正常，則應作出相應出錯報警提示。
```
MOV AX,8000H
MOV DS,AX
MOV SI,0
MOV CX,16*1024
MOV AL,55H
NEXT1: MOV [SI], AL
	   MOV BL, [SI]
	   CMP BL, AL
	   JNE ERROR ;不相等則轉到ERROR
	   INC SI ;地址增加繼續比較
	   LOOP NEXT1
	   MOV SI,0
	   MOV CX,16*1024
	   MOV AL, 0AAH
NEXT2: MOV [SI],AL
	   MOV BL,[SI]
	   CMP BL,AL
	   JNE ERROR
	   INC SI
	   LOOP NEXT2
	   ...
ERROR: ...
```
- 數據線粘連故障：檢測思路就是55H和AAH
- 地址線鏈橋故障：先把存儲器刷成00H，然後向00H處寫入01H，檢測其他地址單元是否改變，00H地址單元左移為02H，看其他地址單元內容是否改變......這樣就可以找出地址線粘連發生的不同地址內容的重寫問題。
- BIOS中自檢就是排除這些故障，程式會更加豐富。

4.3 8086系統存儲器擴展

擴展原理基本相同，相較於8088，多的是奇偶地址的片選：

上圖沒有體現出來的是，A0和BHEfei還要跟相應控制信號一起進行邏輯運算才行，比如最大方式下MEMRfei、MEMWfei和M/IOfei，最小方式下RDfei、WRfei和M/IOfei
此外512k的晶元上還應有CE和OE，分別是
- CEfei：片選信號，
- OEfei：讀允許
- WEfei：寫允許

P208 例6.6：

上圖改為74LS138，但這個器件我不總結了，我沒學。
設計圖如下圖所示：