概述 之前學習了一位半加器與一/四位全加器的相關知識,接著學習超前進位加法器加深認識 八位級聯進位加法器 設計文件 採用硬體行為方式描述八位全加器 模擬結構圖 模擬文件 模擬波形 說明:首先在設計文件中,由最開始的進位輸入ci逐級傳遞給c,最後傳遞給co,每位數據都需要傳遞一次上級數據,代碼運算次數 ...
概述
之前學習了一位半加器與一/四位全加器的相關知識,接著學習超前進位加法器加深認識
八位級聯進位加法器
設計文件
採用硬體行為方式描述八位全加器
1
|
module qjq(co,sum,a,b,ci);
|
模擬結構圖
模擬文件
1
|
module qjqsimu;
|
模擬波形
說明:首先在設計文件中,由最開始的進位輸入ci逐級傳遞給c,最後傳遞給co,每位數據都需要傳遞一次上級數據,代碼運算次數多,延時高。
四位超前進位加法器
設計文件
1
|
module qjq(sum,c_out,a,b,c_in);
|
模擬結構圖
模擬文件
1
|
module qjqsimu;
|
模擬波形
說明:設計文件中對每一個進位的運算都進行了合併,總共計算8次,如果按照八位級聯加法器的寫法,每一位需進行4次運算,加上最後的進位,總共應需要17次計算。顯然是提高了效率。
八位超前進位
剛入手八位超前進位加法器的話,寫之前就在為進位鏈的表達式頭疼,但是做了一下四位超前進位,可以總結出表達式的規律,進而再寫一遍進行驗證,與級聯加法器的模擬結果完全相同,其設計文件源碼如下:
1
|
module qjq(co,sum,a,b,ci);
|