在做這個SDRAM控制器之前，博主有一個疑問，對於學生來說，是否有必要學慣用純Verilog寫一個SDRAM控制器？因為目前X家和A家都有了DDR IP Core，對於要實現一個應用可以直接調用IP Core，只需要對其介面操作即可。對於開發者來說，與其費時費力用Verilog去寫一個性能差而且老的 ...
在做這個SDRAM控制器之前，博主有一個疑問，對於學生來說，是否有必要學慣用純Verilog寫一個SDRAM控制器？因為目前X家和A家都有了DDR IP Core，對於要實現一個應用可以直接調用IP Core，只需要對其介面操作即可。對於開發者來說，與其費時費力用Verilog去寫一個性能差而且老的SDRAM控制器，還不如直接調用官方經過打磨的更為先進IP Core。所以博主特地去號稱平均學歷211，平均月薪7、8萬的知（bi）乎提出了這個問題，得到的解答博主總結大致如下。
對於學生這個身份來說，應該是要以學習為主要目的，雖然說目前企業為了加快項目進度會直接使用IP Core，但是我們以學為本的初衷不應該為了避過難點而直接不去嘗試，就比如我們剛開始學Verilog的時候肯定都會寫過分頻器，那麼為什麼不直接去學更簡單精度更高PLL IP Core呢？從一個新手逐漸成長成一個老手都是由簡單到複雜，由基礎到提升，這是一個必經的過程。這也就是很多高校還是會開設彙編語言編寫單片機的課程，學FPGA全用IP Core和學單片機全用庫函數是一個道理。這是其一。
第二，寫一個SDRAM控制器還是可以鍛煉一些典型的技能。
- 看官方文檔
- 根據時序圖設計SDRAM邏輯，使用狀態機
- 配合模擬模型寫測試模擬
- 調試，提高頻率，讓你的SDRAM跑的更快
- 研究時序約束
這一套做下來，你就可以提高一個層次了，經歷過和沒經歷過是有質的區別。其實博主在提問的時候心中早已有了答案，只是還沒有足夠的信念去完成這個事情，當時看到很多業界前輩都支持去寫的時候，博主心裡也是比較開心的。之前博主已經學一些SDRAM的基礎知識，只是當時水平還不夠，沒有堅持下去，心裡一直不甘。趁著最近兩個月之內沒有什麼事情要忙，所以決定要再次死磕SDRAM。
SDRAM基本概念
SDRAM（Synchronous Dynamic Random Access Memory），同步動態隨機存儲器。同步是指記憶體工作需要同步時鐘，內部的命令的發送與數據的傳輸都以它為基準。動態是指存儲陣列需要不斷的刷新來保證數據不丟失。隨機是指數據不是線性依次存儲，而是自由指定地址進行數據讀寫。
我手上的這塊開發板的SDRAM晶元為，海力士的HY57V641620ETP-7，行地址12位，列地址8位，一個存儲單元為16bit，則一個bank的存儲單元為2^12 x 2^8 = 1M，一個bank記憶體為16Mbit。
SDRAM容量 = 數據位寬x存儲單元數量（bank數x行地址x列地址）
（一個bank裡面有16Mbit（行地址x列地址x存儲單元位寬））
The Hynix HY57V641620E(L/S)T(P) 4Bank x 1Mbits x 16 = 64Mbit
主要特性：
·電壓:vdd vddq 3.3v
·4096 refresh cycles/64ms
·54Pin TSOPII （Thin Small Out－Line Package，薄型小尺寸封裝）
SDRAM內部結構
SDRAM內部一般有四個bank用來存儲信息，每個bank的行地址和列地址是通用的，bank地址來判斷對哪個bank進行操作。
每個bank的存儲數據方式就如同一個表格一樣，通過行地址和列地址來確定一個數據，每個數據為16位。我手上的這塊SDRAM的列地址是8位，行地址是12位也就是說一共是2^12 = 4096行，2^8 = 256列。每個bank能存儲1048576個數據，1048576 x 16bit = 1M x 16bit = 16Mbit，那麼這個SDRAM一共可以存儲4 x 16Mbit = 64Mbit。SDRAM的存儲容量也就是這麼計算來的。
引腳說明
對於一些引腳的描述，還是直接看英文的好。
Note：其他的沒啥說的，一般的晶元引腳都這樣，這是要提的是UDQM，LDQM這兩個引腳，數據掩碼，UDQM為高電平，DQ0~DQ15數據匯流排的高位元組即DQ8~DQ15呈現高阻態（全零），LDQM為高電平，DQ0~DQ15數據匯流排的高位元組即DQ0~DQ7呈現高阻態（全零）。韋德是屏蔽輸入輸出信號。
模式寄存器
A4—A6 CAS Latency 列選通潛伏期設置寄存器，這個意思為當我們給讀命令之後，SDRAM等待2/3/reserved個時鐘周期之後才會進行操作。
突髮長度為4 Addr = 12’b0000_0110_0010
突髮長度為full page Addr = 12’b0000_0110_0111
Burst length（激髮長度）。突髮長度為4指給一次讀或寫命令SDRAM會連續的讀四個數據或連續的寫四個數據，同理 SDRAM支持頁讀寫，當burst length為111是full page一次讀寫命令可以讀/寫一整頁的數據。
我這裡這個設計中設置潛伏期為3，突髮長度為4。
SDRAM操作命令
SDRAM的操作命令可以從手冊中查到，我用到的就這麼幾個。由片選有效、行有效、列有效、寫使能信號組成。對於這些SDRAM的基本特性都是可以在官方手冊中可以直接看到的。不同公司的SDRAM的型號不同但是其讀寫操作模式都是相同的，所以都是可以相互參考，看文檔還直接看英文文檔好。這篇就先簡單記錄SDRAM的基本概念，下次再記錄工作原理和各個功能模塊的設計。
目前博主也是剛開始學習SDRAM控制器的設計，剛剛實現了一個簡易的SDRAM控制器，頻率這跑到了50Mhz，通過PC端串口發送數據到FIFO緩衝，然後寫入SDRAM，最後再讀出來，用FIFO緩衝再用串口發送到PC端，後面博主會繼續調試，爭取能掛載攝像頭實時處理顯示。
轉載請註明出處：NingHeChuan（寧河川）
個人微信訂閱號：開源FPGA
如果你想及時收到個人撰寫的博文推送，可以掃描左邊二維碼（或者長按識別二維碼）關註個人微信訂閱號
知乎ID：NingHeChuan
微博ID：NingHeChuan
原文地址：http://www.cnblogs.com/ninghechuan/p/8903938.html
