僅供自己學習使用 一、Makefile介紹 Makefile 或 makefile: 告訴make維護一個大型程式， 該做什麼。Makefile說明瞭組成程式的各模塊間的相互 關係及更新模塊時必須進行的動作， make按照這些說明自動地維護這些模塊。 執行make命令時，需要一個 Makefile ...
僅供自己學習使用
一、Makefile介紹
Makefile 或 makefile: 告訴make維護一個大型程式， 該做什麼。Makefile說明瞭組成程式的各模塊間的相互 關係及更新模塊時必須進行的動作， make按照這些說明自動地維護這些模塊。
執行make命令時，需要一個 Makefile 文件，以告訴make命令需要怎麼樣的去編譯和鏈接程式。 Makefile是一個文本形式的資料庫文件，其中包含一些規則來告訴make處理哪些文件以及如何處理這些文件。這些規則主要是描述哪些文件（稱為target目標文件，不要和編譯時產生的目標文件相混淆）是從哪些別的文件（稱為dependency依賴文件）中產生的，以及用什麼命令（command）來執行這個過程。
二、Makefile里包含什麼？
Makefile里主要包含了五個部分內容：顯式規則、隱式規則、變數定義、文件指示和註釋。
1、顯式規則。顯式規則說明瞭如何生成一個或多個目標文件。這是由Makefile的書寫者明顯指出，要生成的文件，文件的依賴文件，生成的命令。
2、隱晦規則。由於make有自動推導的功能，所以隱式規則可以讓我們比較粗糙地簡略地書寫Makefile，這是由make支持的。
3、變數的定義。在Makefile中我們要定義一系列的變數，變數一般都是字元串，這個有點你C語言中的巨集，當Makefile被執行時，其中的變數都會被擴展到相應的引用位置上
4、文件指示。其包括了三個部分，一個是在一個Makefile中引用另一個Makefile，就像C語言中的include一樣；另一個是指根據某些情況指定Makefile中的有效部分，就像C語言中的預編譯#if一樣。
5、註釋。和UNIX的Shell腳本一樣Makefile中只有行註釋， 其註釋是用“#”字元，這個就像C/C++中的“//”或者“ /*”。
在Makefile中的命令，必須要以[Tab]鍵開始！！！
Makefile的預設文件名為GNUmakefile、makefile或Makefile，多數Linux程式員使用第三種。 執行make命令時，會對磁碟上的文件進行檢查，如果目標文件的生成或被改動時的時間至少比它的一個依賴文件還舊的話，make就執行相應的命令，以更新目標文件。目標文件不一定是最後的可執行文件，可以是任何一個中間文件並可以作為其他目標文件的依賴文件。
引用其它的Makefile
Makefile使用include關鍵字可以把別的Makefile包含進來，這很像C語言的#include，被包含的文件會原模原樣的放在當前文件的包含位置。
include的語法是：
include <filename>
filename可以是當前操作系統Shell的文件模式（可以保含路徑和通配符）
Make支持三種通配符： “*”、“？”、“[…]”
include foo.make *.mk $(bar)等價於： include foo.make a.mk b.mk c.mk e.mk f.mk
三、Makefile的規則
Makefile文件主要含有一系列的規則，每條規則包含以下內容：
一個目標（target），即make最終需要創建的文件，如可執行文件和目標文件；目標也可以是要執行的動作，如“clean”。
一個或多個依賴文件（dependency）列表，通常是編譯目標文件所需要的其他文件。
一系列命今(command)，是make執行的動作，通常是把指定的相關文件編譯成目標文件的編譯命令，每個命令占一行，且每個命令行的起始字元必須為TAB字元。
例如，有以下的Makefile文件：
# 一個簡單的Makefile的例子
# 以#開頭的為註釋行
test：prog.o code.o
gcc –o test prog.o code.o
prog.o：prog.c prog.h code.h
gcc –c prog.c –o prog.o
code.o：code.c code.h
gcc –c code.c –o code.o
clean：
rm –f *.o
上面的Makefile文件中共定義了四個目標：test、prog.o、code.o和clean。目標從每行的最左邊開始寫，後面跟一個冒號（：），如果有與這個目標有依賴性的其他目標或文件，把它們列在冒號後面，並以空格隔開。然後另起一行開始寫實現這個目標的一組命令。在Makefile中，可使用續行號（\）將一個單獨的命令行延續成幾行。但要註意在續行號（\）後面不能跟任何字元（包括空格和鍵）。
一般情況下，調用make命令可輸入：
# make target
target是Makefile文件中定義的目標之一，如果省略target，make就將生成Makefile文件中定義的第一個目標。對於上面Makefile的例子，單獨的一個“make”命令等價於：
# make test
因為test是Makefile文件中定義的第一個目標，，所有make首先將其讀入，然後從第一行開始執行，把第一個目標test作為它的最終目標後面的目標的更新都會影響到test的更新。第一條規則說明只要文件test的時間戳比文件prog.o或code.o中的任何一個舊，下一行的編譯命令將會被執行。
但是，在檢查文件prog.o和code.o的時間戳之前，make會在下麵的行中尋找以prog.o和code.o為目標的規則，在第三行中找到了關於prog.o的規則，該文件的依賴文件是prog.c、prog.h和code.h。同樣，make會在後面的規則行中繼續查找這些依賴文件的規則，如果找不到，則開始檢查這些依賴文件的時間戳，如果這些文件中任何一個的時間戳比prog.o的新，make將執行“gcc –c prog.c –o prog.o”命令，更新prog.o文件。
以同樣的方法，接下來對文件code.o做類似 的檢查，依賴文件是code.c和code.h。當make執行完所有這些套嵌的規則後，make將處理最頂層的test規則。如果關於prog.o和code.o的兩個規則中的任何一個被執行，至少其中一個.o目標文件就會比test新，那麼就要執行test規則中的命令，因此make去執行gcc命令將prog.o和code.o連接成目標文件test。 在上面Makefile的例子中，還定義了一個目標clean，它是Makefile中常用的一種專用目標，即刪除所有的目標模塊。
現在來看一下make做的工作：
首先make按順序讀取makefile中的規則，然後檢查該規則中的依賴文件與目標文件的時間戳哪個更新，如果目標文件的時問戳比依賴文件還早，就按規則中定義的命令更新目標文件。如果該規則中的依賴文件又是其他規則中的目標文件，那麼依照規則鏈不斷執行這個過程，直到Makefile文件的結束，至少可以找到一個不是規則生成的最終依賴文件，獲得此文件的時間戳，然後從下到上依照規則鏈執行目標文件的時間戳比此文件時間戳舊的規則，直到最頂層的規則。
四、Makefile中的變數
Makefile里的變數就像一個環境變數。事實上，環境變數在make中也被解釋成make的變數。這些變數對大小寫敏感，一般使用大寫宇母。幾乎可以從任何地方引用定義的變數，變數的主要作用如下：
保存文件名列表。在前面的例子里，作為依賴文件的一些目標文件名出現在可執行文件的規則中，而在這個規則的命令行里同樣包含這些文件並傳遞給gcc做為命令參數。如果使用一個變數來保存所有的目標文件名，則可以方便地加入新的目標文件而且不易出錯。
保存可執行命令名，如編譯器。在不同的Linux系統中存在著很多相似的編譯器系統，這些系統在某些地方會有細微的差別，如果項目被用在一個非gcc的系統里，則必須將所有出現編譯器名的地方改成用新的編譯器名，比如編譯器的版本不同，arm-linux 3.4.1、4.3.2等。如果使用一個變數來代替編譯器名，那麼只需要改變該變數的值。其他所有地方的命令名就都改變了。
保存編譯器的參數。在很多源代碼編譯時，gcc需要很長的參數選項，在很多情況下，所有的編譯命令使用一組相同的選項，如果把這組選項使用一個變數代表，那麼可以把這個變數放在所有引用編譯器的地方。當要改變選項的時候，只需改變一次這個變數的內容即可。
五、定義變數
Makefile中的變數是用一個文本串在Makefile中定義的，這個文本串就是變數的值。只要在一行的開始寫下這個變數的名字，後面跟一個“＝”號，以及要設定這個變數的值即可定義變數，下麵是定義變數的語法：
VARNAME=string
使用時，把變數用括弧括起來，併在前面加上$符號，就可以引用變數的值： ${VARNAME}
make解釋規則時，VARNAME在等式右端展開為定義它的字元串。變數一般都在Makefile的頭部定義。按照慣例，所有的Makefile變數都應該是大寫。如果變數的值發生變化，就只需要在一個地方修改，從而簡化了Makefile的維護。
現在利用變數把前面的Makefile重寫一遍：
OBJS=prog.o code.o
CC=gcc
test：${ OBJS }
${ CC } –o test ${ OBJS }
prog.o：prog.c prog.h code.h
${ CC } –c prog.c –o prog.o
code.o：code.c code.h
${ CC } –c code.c –o code.o
clean： rm –f *.o
如：源程式為
經過變數替換過後的makefile文件：
六、Makefile的隱含規則
在上面的例子中，幾個產生目標文件的命令都是從“.c”的C語言源文件和相關文件通過編譯產生“.o”目標文件，這也是一般的步驟。實際上，make可以使工作更加自動化，也就是說，make知道一些預設的動作，它有一些稱作隱含規則的內置的規則，這些規則告訴make當用戶沒有完整地給出某些命令的時候，應該怎樣執行。
例如，把生成prog.o和code.o的命令從規則中刪除，make將會查找隱含規則，然後會找到並執行一個適當的命令。由於這些命令會使用一些變數，因此可以通過改變這些變數來定製make。象在前面的例子中所定義的那樣，make使用變數CC來定義編譯器，並且傳遞變數CFLAGS（編譯器參數）、CPPFLAGS（C語言預處理器參數）、TARGET_ARCH（目標機器的結構定義）給編譯器，然後加上參數-c，後面跟變數$<（第一個依賴文件名），然後是參數-o加變數$@（目標文件名）。綜上所述，一個C編譯的具體命令將會是：
$ {CC} $ {CFLAGS} $ {CPPFLAGS} $ {TARGET_ARCH} –c $< -o $@
在上面的例子中，利用隱含規則，可以簡化為：
OBJS=prog.o code.o
CC=gcc
test：${ OBJS }
${ CC } –o $@ $^
prog.o：prog.c prog.h code.h
code.o：code.c code.h
clean： rm –f *.o
