關於 Arm Cortex M 系列內核的中斷優先順序

Cortex M 的中斷和優先順序

首先要區分開 中斷 和 中斷優先順序 這是兩個不同的東西, 不要搞混了

• 對於 Cortex-M0 和 Cortex-M0+ 內核, 除了系統內建中斷外, 支持最多 32 個中斷
• 對於 Cortex-M3 內核, 除了 16 個內核中斷外, 支持最多 240 個中斷
• 有8-bit的優先順序, M0是固定的 2-bit, 即4個優先順序, M3/M4 至少需要實現3-bit, 即大於等於8個優先順序

廠商的實現

• STM32 F1 只使用了其中的 84個中斷, 包括 16個內核中斷和 68 個可屏蔽中斷
• STM32 F1 實現了 4-bit 的優先順序, 具有16級可編程的中斷優先順序.
• STM32F103系列, 只使用了60個可屏蔽中斷

優先順序的數值和優先順序的關係

The most important fact to know is that Cortex-M uses the “reversed” priority numbering scheme for interrupts, where priority zero corresponds to the highest urgency interrupt and higher numerical values of priority correspond to lower urgency. This numbering scheme poses a constant threat of confusion

註意，Cortex-M 對中斷優先順序編號的方案, 數值是倒序的, 優先順序0對應最高優先順序, 數值越大對應的優先順序越低.

NVIC(Nested Vectored Interrupt Controller) 中的中斷優先順序配置

The number of priority levels in the Arm Cortex-M core is configurable, meaning that various silicon vendors can implement different number of priority bits in their chips. However, there is a minimum number of interrupt priority bits that need to be implemented, which is 2 bits in Arm Cortex-M0/M0+ and 3 bits in Arm Cortex-M3/M4.

Cortex-M 內核的中斷優先順序數量不全是固定的, Cortex-M0/M0+ 是固定的2-bit, Cortex-M3/M4 至少需要3-bit, 各個廠商可以在晶元產品里根據需要實現不同的優先順序位數.

上圖是 NVIC 優先順序寄存器中的位表示方法. 優先順序的有效數值是左對齊的, 如果直接往寄存器寫值, 需要對應地左移.

CMSIS 中的中斷優先順序

CMSIS(Cortex Microcontroller Software Interface Standard) 是面向 Cortex M 的通用底層實現, 在標準的 CMSIS 實現中提供了函數 NVIC_SetPriority(IRQn, priority) 用於設置中斷優先順序. 這個函數中的 priority 不需要左移, 在函數里已經根據 __NVIC_PRIO_BITS 自動處理了. 例如 調用 NVIC_SetPriority(7, 6) 對於 3-bit 優先順序的 Cortex-M, 會將 IRQ#7 的優先順序設為 1100,0000, 對於4-bit 優先順序的 Cortex-M, 會將 IRQ#7 的優先順序設為 0110,0000.

搶占優先順序 Preempt Priority 和 子優先順序 Supbpriority

優先順序被分成兩類

• Preemption Priorities, 搶占優先順序
• Sub Priorities, 子優先順序

這兩種優先順序的區別

• 更高的搶占優先順序中斷 可以打斷 正在進行的低搶占優先順序中斷
• 搶占優先順序相同的中斷, 高子優先順序 不可以打斷 低子優先順序的中斷
• 搶占優先順序相同的中斷, 中斷同時發生時, 子優先順序高的先執行
• 搶占優先順序和子優先順序都一樣時, 哪個中斷先發生哪個就先執行

在大多數應用中, 建議將所有優先順序bits分配給preempt priority group, 不使用 Supbpriority. 避免使中斷優先順序之間的關係複雜化. 一些第三方代碼庫(例如STM32的驅動庫)會將優先順序組配置為非標準, 建議在初始化此類驅動庫後, 通過調用CMSIS函數 NVIC_SetPriorityGrouping(0U) 顯式地將優先順序分組重新設置為預設值.

使用庫函數void NVIC_PriorityGroupConfig(uint32_t NVIC_PriorityGroup)設置優先順序組, 參數是以下巨集定義

#define NVIC_PriorityGroup_0         ((uint32_t)0x700)
#define NVIC_PriorityGroup_1         ((uint32_t)0x600)
#define NVIC_PriorityGroup_2         ((uint32_t)0x500)
#define NVIC_PriorityGroup_3         ((uint32_t)0x400)
#define NVIC_PriorityGroup_4         ((uint32_t)0x300)

下麵的表格是巨集定義對應的搶占優先順序和子優先順序的拆分關係, 以及拆分後的優先順序取值範圍

中斷優先順序由搶占優先順序和子優先順序共同組成, NVIC_InitStruct->NVIC_IRQChannelPreemptionPriority表示搶占優先順序, NVIC_InitStruct->NVIC_IRQChannelSubPriority表示子優先順序

系統運行後先調用函數void NVIC_PriorityGroupConfig(uint32_t NVIC_PriorityGroup)設置中斷優先順序分組

NVIC_PriorityGroupConfig(NVIC_PriorityGroup_2);

整個系統執行過程中，只設置一次中斷分組.

針對每個中斷，void NVIC_Init(NVIC_InitTypeDef* NVIC_InitStruct)設置對應的搶占優先順序和響應優先順序

NVIC_InitTypeDef NVIC_InitStruct;
NVIC_InitStruct.NVIC_IRQChannel = TIM2_IRQn;
NVIC_InitStruct.NVIC_IRQChannelCmd = ENABLE;
NVIC_InitStruct.NVIC_IRQChannelPreemptionPriority = 1;
NVIC_InitStruct.NVIC_IRQChannelSubPriority = 1;
NVIC_Init(&NVIC_InitStruct);

FreeRTOS優先順序設置

對於 STM32F103, FreeRTOSConfig.h 中需要配置 configKERNEL_INTERRUPT_PRIORITY 和 configMAX_SYSCALL_INTERRUPT_PRIORITY, 另外在 FreeRTOS 調度啟動前調用函數NVIC_PriorityGroupConfig( NVIC_PriorityGroup_4 )將全部優先順序設為搶占優先順序.

configKERNEL_INTERRUPT_PRIORITY

• 設置 FreeRTOS 內核本身使用的中斷優先順序, 因為FreeRTOS內核中斷不應當搶占用戶使用的中斷, 因此一般定義為硬體最低優先順序
• 對於STM32F103, 優先順序總共4-bit, 在位元組的最高位, bit[7:4], 全一表示的最低優先順序, 所以在 FreeRTOSConfig.h 中將其設置為 0B1111xxxx 的任一個值就行 [240, 255]
• 對於AIR32F103, 優先順序總共3-bit, 位元組最高位 bit[7:5], 所以設置為 0B111xxxxx 的任一個值就行 [160, 255]

configMAX_SYSCALL_INTERRUPT_PRIORITY

設置可以在中斷服務程式中, 調用中斷安全的FreeRTOS API函數的最高中斷優先順序.

FreeRTOS 中斷嵌套方案將可用的中斷優先順序分成2組: 被 FreeRTOS 臨界區覆蓋的, 和不會被覆蓋的(這些中斷是無法被屏蔽的), 優先順序高於配置值的中斷, 不受FreeRTOS管控, 在 FreeRTOS 中無法通過進入臨界區屏蔽這些中斷, 因此也不能在這些中斷中調用 FreeRTOS API, 否則系統會有崩潰的風險

例如將這個優先順序設置為5, 那麼如果有一個中斷優先順序等於4, 在這個中斷中調用了FreeRTOS API, 則系統會有崩潰的風險, 如果使能了configASSERT巨集, 會觸發斷言失敗.

在STM32中要保證所有的優先順序設置為可搶占優先順序, 具體實現方式是在 FreeRTOS 啟動前, 調用函數NVIC_PriorityGroupConfig( NVIC_PriorityGroup_4)

STM32使用了中斷優先順序寄存器中的4位, bit[7:4], 如果設置優先順序為5, 對應的二進位值為0x101,

• 對應STM32使用的 bit[7:4] 就是0x0101, 剩餘的 bit[3:0] 可以設置成任何值, 但為了相容，最好將他們設置成1. 因此就是0x0101 1111 = 0x5F = 95
• 對應AIR32/MH32使用的是 bit[7:5] 就是0x101, 剩餘的 bit[4:0] 可以設置成任何值, 設成全1就是0x1011 1111 = 0xBF = 191

/* AIR32F103 only use 3 bits(bit[7:5]) for priority */

/* This is the raw value as per the Cortex-M3 NVIC.  Values can be 255
(lowest) to 0 (1?) (highest). */
/* equivalent to 0xFF (0x111x xxxx, x=1), or priority 7. */
#define configKERNEL_INTERRUPT_PRIORITY     255
/* !!!! configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to zero !!!!
See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html. */
/* equivalent to 0xBF (0x101x xxxx, x=1), or priority 5. */
#define configMAX_SYSCALL_INTERRUPT_PRIORITY  191

鏈接

• FreeRTOS的中斷說明 http://www.openrtos.net/RTOS-Cortex-M3-M4.html
• Cutting Through the Confusion with Arm Cortex-M Interrupt Priorities
• A Beginner’s Guide on Interrupt Latency - and Interrupt Latency of the Arm Cortex-M processors